LLM 真的能加速晶片設計嗎
看到「AI 設計晶片」這種標題，第一個反應通常是先冷靜一下。嚴格來說，Jalapeño 的案例真正值得研究的，不是 LLM 突然取代了晶片工程師，而是它把一個很大的工程問題，切成了模型擅長處理、又能快速驗證的幾層。
第一層是抽象層的選擇。OpenAI 團隊用 Google 開源的 XLS，讓工程師以 DSLX 或 C++ 描述硬體，再轉成 Verilog。這個介面比較像軟體，而不是直接在最底層修改大量 gate。LLM 對程式語言、重構、模式搜尋和產生候選實作本來就相對有效，因此它能協助的不是「憑空發明一顆晶片」，而是在適合操作的表示法上提出大量可檢查的版本。
第二層是回饋迴路。模型產生的東西必須能被 compiler、模擬器、benchmark 或 synthesis 工具立即測試，結果再回到下一輪修改。文中提到 DeepSeek MLA kernel 從理論峰值的 0.31% 提升到 88.94%，約花 40 小時。這個數字很驚人，但更重要的是它背後有清楚的 objective 和可重複測量的 feedback，而不是請模型「把效能變好」後靠人肉判斷。Hot Chips 2026 提到矩陣乘法單元節省 10% 面積，也屬於同樣邏輯：有明確 baseline，才知道最佳化是否真的成立。
第三層是專家裁決。從架構概念到 first silicon 不到 20 個月、從首份 RTL 到 tape-out 九個月，確實顯示流程被壓縮了；但團隊平均不到 100 人，且 Broadcom 負責 gates 之後的 physical design。後端與實體設計仍然充滿時序、功耗、製程和可靠度的耦合限制，不是把 prompt 寫長一點就會自動解開。專家仍要決定約束、檢查假設、理解失敗原因，最後為能不能進 silicon 負責。
所以這個案例給我的技術框架是：先選模型能穩定操作的抽象層，再建立快速而客觀的驗證迴路，最後把模型定位成高產量的候選方案生成器，而不是最終決策者。LLM 的價值往往不是「代替整個專業」，而是把專家從大量可機械化的搜尋與迭代中釋放出來。沒有可驗證的回饋，AI 只是會寫程式；有了回饋，也仍然需要懂系統的人判斷哪些結果值得相信。
作者：陳思維